VHDL-AMS

VHDL-AMS 是硬件描述語言VHDL（IEEE 1076-1993）的一個衍生部分。它包含了模擬和混合信號的擴展，從而能夠對模擬和混合信號系統的行為進行描述。

相關條目

• Verilog-AMS
• VHDL
• 電子設計自動化
• 超大規模集成電路

外部連結

• CEDRAT - Portunus
• SMASH - Dolphin Integration
• Mentor Graphics （頁面存檔備份，存於網際網路檔案館）
• Synopsys Saber（頁面存檔備份，存於網際網路檔案館）