電源電壓抑制比

在電子設備中， 電源抑制比(power supply rejection ratio, PSRR)是一個經常在電子放大器（特別是運算放大器）或穩壓器的規格書出現的參數，用來描述某一設備對電源雜訊(來自電源的雜訊)的抑制能力。

電源抑制比的定義是電源電壓變化做成設備輸出的電壓相應變化的比例。^[1]^[2]因為此比值一般較大，為方便使用，常以分貝（dB）作為單位，理想的設備其PSRR是無限大。PSRR會隨頻率而改變，規格書一般會以圖表展示不同頻率下的PSRR，較簡單的方式會只標示某特定頻率下的PSRR作參考用。

$\mathrm {PSRR} [\mathrm {dB} ]=20\log _{10}\left({\Delta V_{\mathrm {supply} } \over {\Delta V_{\mathrm {out} }}}\right){\mbox{dB}}$

在放大器的情況下，由於整個線路有閉環增益（A_v），電源的雜訊（△V_supply）會被放大而得出（△V_out），放大器本身的PSRR會是：

$\mathrm {PSRR} [\mathrm {dB} ]=20\log _{10}\left({\Delta V_{\mathrm {supply} } \over {\Delta V_{\mathrm {out} }}}\cdot A_{v}\right){\mbox{dB}}$

例如一個放大器PSRR = 100dB，應用在一個閉環增益 = 40dB的線路時，整體線路的PSRR就是：

$100\ \mathrm {dB} -40\ \mathrm {dB} =60\ \mathrm {dB}$ .

如此，即當電源輸出電壓為1V時，其輸出的雜訊就是：

$1\ \mathrm {V} \cdot 10^{\frac {-60}{20}}=.001\ \mathrm {V} =1\ \mathrm {mV}$

參見

參考

^ Allen, Phillip; Hpolberg, Douglas, CMOS Analog Circuit Design, Oxford University Press, Inc, cc 1987.
^ Franco, Design With Operational Amplifiers and Analog Integrated Circuits, McGraw-Hill, Inc, cc 1988.

這是一篇電子學小作品。您可以透過編輯或修訂擴充其內容。

外部連結

1.Operational Amplifier Power Supply Rejection Ratio (PSRR) and Supply Voltages by Analog Devices, Inc. Definition and measurement of PSRR. http://www.analog.com/static/imported-files/tutorials/MT-043.pdf （頁面存檔備份，存於網際網路檔案館）

2.Testing an A/D's power supply rejection ratio by Rob Reeder, Senior design engineer, Analog Devices Inc., Multi-Chip Products Group, Greensboro, N.C. http://www.commsdesign.com/design_corner/showArticle.jhtml?articleID=12804251 Archive.is的存檔，存檔日期2013-01-19

[1] Allen, Phillip; Hpolberg, Douglas, CMOS Analog Circuit Design, Oxford University Press, Inc, cc 1987.

[2] Franco, Design With Operational Amplifiers and Analog Integrated Circuits, McGraw-Hill, Inc, cc 1988.

[1]

[2]