DDR3 SDRAM

DDR3 SDRAM
研發商	JEDEC
類型	SDRAM
發佈日期	2007年
前代機種	DDR2 SDRAM
後繼機種	DDR4 SDRAM

第三代雙倍資料率同步動態隨機存取記憶體（英語：Double-Data-Rate Three Synchronous Dynamic Random Access Memory，一般稱為DDR3 SDRAM），是一種電腦記憶體規格。它屬於SDRAM家族的記憶體產品，提供相較於DDR2 SDRAM更高的運行效能與更低的電壓，是DDR2 SDRAM（四倍資料率同步動態隨機存取記憶體）的後繼者（增加至八倍）。

DDR3 SDRAM技術概論

DDR3 SDRAM為了更省電、傳輸效率更快，使用SSTL 15的I/O介面，運作I/O電壓是1.5V，採用CSP、FBGA封裝方式包裝，除了延續DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增更為精進的CWD、Reset、ZQ、SRT、PASR功能。

CWD是作為寫入延遲之用，Reset提供超省電功能的命令，可以讓DDR3 SDRAM記憶體顆粒電路停止運作、進入超省電待命模式，ZQ則是一個新增的終端電阻校準功能，新增這個線路腳位提供了ODCE（On Die Calibration Engine）用來校準ODT（On Die Termination）內部終端電阻，新增SRT（Self-Reflash Temperature）可程式化溫度控制記憶體時脈功能，SRT的加入讓記憶體顆粒在溫度、時脈和電源管理上進行優化，可以說在記憶體內，就做了電源管理的功能，同時讓記憶體顆粒的穩定度也大為提升，確保記憶體顆粒不致於工作時脈過高導致燒毀的狀況，同時DDR3 SDRAM還加入PASR（Partial Array Self-Refresh）局部Bank重新整理的功能，可以說針對整個記憶體Bank做更有效的資料讀寫以達到省電功效。

與DDR2的不同之處

邏輯Bank數量，DDR2 SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量晶片的需求。而DDR3將從2GB容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好準備。
封裝（Packages），DDR3由於新增一些功能，所以在引腳方面會有所增加，8bit晶片採用78球FBGA封裝，16bit晶片採用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規格。並且DDR3必須是環保封裝，不能含有任何有害物質。
突發長度（BL，Burst Length），由於DDR3的預取為8bit，所以突發傳輸週期（BL，Burst Length）也固定為8，而對於DDR2和早期的DDR架構的系統，BL=4也是常用的，DDR3為此增加一個4-bit Burst Chop（突發突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸，屆時可透過A12位元址線來控制這一突發模式。而且需要指出的是，任何突發中斷操作都將在DDR3記憶體中予以禁止，且不予支援，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。
尋址時序（Timing），就像DDR2從DDR轉變而來後延遲週期數增加一樣，DDR3的CL週期也將比DDR2有所提升。DDR2的CL範圍一般在2至6之間，而DDR3則在6至11之間，且附加延遲（AL）的設計也有所變化。DDR2時AL的範圍是0至4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加一個時序參數──寫入延遲（CWD），這一參數將根據具體的工作頻率而定。
新增功能──重設（Reset），重設是DDR3新增的一項重要功能，並為此專門準備一個引腳。DRAM業界很早以前就要求增加這一功能，如今終於在DDR3身上實現。這一引腳將使DDR3的初始化處理變得簡單。當重設命令有效時，DDR3記憶體將停止所有的操作，並切換至最少量活動的狀態，以節約電力。在重設期間，DDR3記憶體將關閉內在的大部分功能，所有數據接收與傳送器都將關閉、所有內部的程式裝置將復位，DLL（延遲鎖相環路）與時鐘電路將停止工作，而且不理睬數據匯流排上的任何動靜。這樣一來，將使DDR3達到最節省電力的目的。
新增功能──ZQ校準，ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳透過一個命令集，經由片上校準引擎（ODCE，On-Die Calibration Engine）來自動校驗數據輸出驅動器導通電阻與終結電阻器（ODT，On-Die Termination）的終結電阻值。當系統發出這一指令之後，將用相對應的時鐘週期（在加電與初始化之後用512個時鐘週期，在退出自重新整理操作後用256個時鐘週期、在其他情況下用64個時鐘週期）對導通電阻和ODT電阻進行重新校準。

JEDEC 標準模組

標準名稱	I/O匯流排時脈 (MHz)	週期 (ns)	記憶體時脈 (MHz)	數據速率 (MT/s)	傳輸方式	模組名稱	極限傳輸率 (GB/s)	位元寬 (位元)
DDR3-800	400	10	100	800	並列傳輸	PC3-6400	6.4	64
DDR3-1066	533 ${\tfrac {1}{3}}$	7 ${\tfrac {1}{2}}$	133 ${\tfrac {1}{3}}$	1066 ${\tfrac {2}{3}}$		PC3-8500	8 ${\tfrac {8}{15}}$
DDR3-1333	666 ${\tfrac {2}{3}}$	6	166 ${\tfrac {2}{3}}$	1333 ${\tfrac {1}{3}}$		PC3-10600	10 ${\tfrac {2}{3}}$
DDR3-1600	800	5	200	1600		PC3-12800	12.8
DDR3-1866	933 ${\tfrac {1}{3}}$	4 ${\tfrac {2}{7}}$	233 ${\tfrac {1}{3}}$	1866 ${\tfrac {2}{3}}$		PC3-14900	14 ${\tfrac {14}{15}}$
DDR3-2133	1066 ${\tfrac {2}{3}}$	3 ${\tfrac {3}{4}}$	266 ${\tfrac {2}{3}}$	2133 ${\tfrac {1}{3}}$		PC3-17000	17 ${\tfrac {1}{15}}$
DDR3-2400	1200		300	2400		PC3-19200	19.2
DDR3-2666	1333 ${\tfrac {1}{3}}$		333 ${\tfrac {1}{3}}$	2666 ${\tfrac {2}{3}}$		PC3-21333	21 ${\tfrac {1}{3}}$

DDR3 SDRAM在記憶體模組上，針對桌上電腦開發出240pin DIMM模組、在手提電腦則是204pin SO-DIMM，更高的運作時脈還有DDR3-1800、DDR3-2000、DDR3-2133和DDR3-2200四種。

SPD晶片

所有基於JEDEC規範的DDR3主記憶體模組都會配備SPD（serial presence detect）晶片，該晶片EEPROM儲存於SMbus之上，其中包括主記憶體模組將提供給系統的容量以及模組特徵資訊，包括電壓，因此系統就能夠藉此韌體資訊相容支援最新的DDR3L主記憶體模組。

DDR3L

2010年7月26日，JEDEC發佈DDR3L標準。^[1]

DDR3的電壓為1.5V，而DDR3L的電壓為1.35V，記憶體模組上會標記為PC3L。DDR3U的電壓為1.25V，標記為PC3U。低電壓RAM的用電量較少，但效能會弱於標壓DDR3，主要用於手提電腦和Skylake微架構與更新的CPU。

DDR3L主記憶體的SPD晶片里包含支援電壓的數據，可根據主機板主記憶體插槽的支援自適應1.5V或者1.35V的工作電壓。理論上2011年發佈的Sandy Bridge與2010年發佈的Calpella平台的1.5V主記憶體插槽也能辨識支援DDR3L主記憶體條。但是，只有在2012年發佈的Ivy Bridge或2013年發佈的Haswell平台上，DDR3L主記憶體條才能工作於1.35V電壓。^[2]

參見

參考資料

^ Specification Will Encourage Lower Power Consumption for Countless Consumer Electronics, Networking and Computer Products. [2013-08-26]. （原始內容存檔於2014-06-02）.
^ Haswell 碰上DDR3L新本内存升级有门道. [2017-04-12]. （原始內容存檔於2017-04-13）.

[1] Specification Will Encourage Lower Power Consumption for Countless Consumer Electronics, Networking and Computer Products. [2013-08-26]. （原始內容存檔於2014-06-02）.

[2] Haswell 碰上DDR3L新本内存升级有门道. [2017-04-12]. （原始內容存檔於2017-04-13）.

[1]

[2]

閱論編動態隨機存取記憶體（DRAM）
非同步	FPM RAM · EDO RAM
同步	SDRAM 快速周期DRAM（FCRAM） RLDRAM（英語：RLDRAM） DDR SDRAM Mobile DDR（LPDDR） DDR2 SDRAM DDR3 SDRAM DDR4 SDRAM DDR5 SDRAM 高頻寬記憶體
流動平台	LPDDR · LPDDR2 · LPDDR3 · LPDDR4 · LPDDR5
繪圖處理	VRAM WRAM MDRAM SGRAM DDR2 SDRAM GDDR GDDR2 GDDR3 GDDR4 GDDR5 GDDR6
Rambus	RDRAM XDR DRAM XDR2 DRAM（英語：XDR2 DRAM）
技術	記憶體管理記憶體控制器雙通道多通道記憶體技術雙倍數據速率
主記憶體模組	SIMM DIMM SO-DIMM UniDIMM（英語：UniDIMM） CAMM

電腦記憶體類型（維基數據所列：Q125005976）
揮發性記憶體
RAM
DRAM（例如DDR SDRAM） SRAM
發展中
可控矽隨機存取記憶體（英語：T-RAM） Z-RAM
歷史上
威廉姆斯管（1946－47年）延遲線記憶體（1947年）選數管（1953年）冷陰極計數管
非揮發性記憶體
ROM
Mask ROM（英語：Mask ROM） PROM EPROM EEPROM 快閃記憶體固態儲存
非揮發性隨機存取記憶體（英語：NVRAM）
RRAM
早期非揮發性隨機存取記憶體
nvSRAM（英語：nvSRAM） FeRAM MRAM PRAM
磁式
磁帶硬碟
光學式
光碟機
發展中
3D XPoint CBRAM SONOS 賽道記憶體 NRAM Millipede FJG RAM（英語：FJG RAM）
歷史上
紙張數據儲存（英語：Paper data storage）（1725年）磁鼓記憶體（1932年）磁芯記憶體（1949年）磁鍍線記憶體（1957年） Core rope memory（英語：Core rope memory）（1960年代）薄膜記憶體（英語：Thin-film memory）（1962年）磁扭線記憶體（~1968年）磁泡記憶體（~1970年）
閱論編