跳至內容

超大型積體電路

本頁使用了標題或全文手工轉換
維基百科,自由的百科全書
一個超大型積體電路的晶粒

超大型積體電路(英語:Very large-scale integration縮寫VLSI),是一種將大量電晶體組合到單一晶片的集成電路,其整合度大於大型積體電路。整合的電晶體數在不同的標準中有所不同。[1]從1970年代開始,隨着複雜的半導體以及通訊技術的發展,集成電路的研究、發展也逐步展開。電腦里的控制核心微處理器就是超大型積體電路的最典型實例,超大型積體電路設計(VLSI design),尤其是數碼集成電路,通常採用電子設計自動化的方式進行,已經成為電腦工程的重要分支之一。

歷史

在1920年代,一些發明家試圖掌握控制固態二極體中電流的方法,他們的構想在後來的雙極性電晶體中得以實現。然而,他們的設想直到第二次世界大戰結束之後才得以實現。在戰爭時期,人們把精力集中在製造雷達這樣的軍工產品,因此電子工業的發展並不如之後那樣迅猛,不過人們對於半導體物理學的了解逐漸增加,製造製程水平也逐漸提升。戰後,許多科學家重新開始從事固態電子元件的研究。1947年,著名的貝爾實驗室成功地研製了電晶體。自此,電子學的研究方向從真空管轉向到了固態電子元件。

電晶體在當時看來具有小型、高效的特點。1950年代,一些電子工程師希望以電晶體為基礎,研製比以前更進階、複雜的電路充滿了期待。然而,隨着電路複雜程度的提升,技術問題對元件效能的影響逐漸引起了人們的注意。[2]

像電腦主機板這樣複雜的電路,往往對於響應速度有較高的要求。如果電腦的元件過於龐大,或者不同元件之間的導線太長,電訊號就不能夠在電路中以足夠快的速度傳播,這樣會造成電腦工作緩慢,效率低下,甚至引起邏輯錯誤。

1958年,德州儀器傑克·基爾比找到了上述問題的解決方案。他提出,可以把電路中的所有元件和晶片用同一半導體材料塊製成。當時他的同事們正在度假,他們結束度假後,基爾比立即展示了他的新設計。隨後,他研製了一個這種新型電路的測試版本。1958年9月,第一個集成電路研製成功。[2]儘管這個集成電路在現在看來還非常粗糙,而且存在一些問題,但集成電路在電子學史上確實是個創新的概念。通過在同一材料塊上整合所有元件,並通過上方的金屬化層連接各個部分,就不再需要分立的獨立元件了,這樣,就避免了手工組裝元件、導線的步驟。此外,電路的特徵尺寸大大降低。隨着電子設計自動化的逐步發展,製造製程中的許多流程可以實現自動化控制。自此,把所有元件整合到單一矽片上的想法得以實現,小規模集成電路(Small Scale Integration, SSI)時代始於1960年代早期,後來歷經中規模集成電路(Medium Scale Integration, MSI,1960年晚期)、大型積體電路和超大型積體電路(1980年早期)。超大型積體電路的電晶體數量可以達到10,000個(現在已經高達1,000,000個)。[3]

發展現狀

截至2016年晚期,數十億級別的電晶體處理器已經普遍。隨着半導體製造製程從10納米水平躍升到下一步7納米,會遇到諸如量子穿隧效應之類的挑戰。值得注意的例子是輝達GeForce 10系列,代號『NVIDIA TITAN X』的圖形處理器的顯示核心,採用了全部120億個電晶體來處理數碼邏輯。而Itanium的大多數電晶體是用來構成其3千兩百萬位元組的三級快取。Intel Core i7處理器的晶片整合度達到了14億個電晶體。[4]目前所採用的設計與早期不同的是它廣泛應用電子設計自動化工具,設計人員可以把大部分精力放在電路邏輯功能的硬件描述語言表達形式,而功能驗證邏輯仿真邏輯綜合佈局布線版圖等可以由電腦輔助完成。

挑戰

由於技術規模不斷擴大,微處理器的複雜程度也不斷提高,微處理器的設計者已經遇到了若干挑戰。

  • 功耗、散熱:隨着元件整合規模的提升,單位體積產生的熱功率也逐漸變大,然而元件散熱面積不變,造成單位面積的熱耗散達不到要求。同時,單個電晶體微弱次臨界電流造成的靜態功耗由於電晶體數量的大幅增加而變得日益顯著。人們提出了一些低功耗設計技術,例如動態時鐘頻率調整Dynamic frequency scaling (DVS),又稱Dynamic voltage and frequency scaling (DVFS)),來降低耗散總功率。[5]
  • 製程偏差:由於微影技術受限於光學規律,更高精確度的摻雜以及蝕刻會變得更加困難,[6]造成誤差的可能性會變大。設計者必須在晶片製造前進行技術仿真。
  • 更嚴格的設計規律:由於微影和蝕刻製程的問題,集成電路佈局的設計規則必須更加嚴格。在設計佈局時,設計者必須時刻考慮這些規則。客製化設計的總開銷現在已經達到了一個臨界點,許多設計機構都傾向於始於電子設計自動化來實現自動設計。
  • 設計收斂:由於數碼電子應用的時鐘頻率趨於上升,設計者發現要在整個晶片上保持低時鐘偏移更加困難。這引發了對於多核心多處理器架構的興趣(參見阿姆達爾定律)。
  • 成本:隨着晶粒尺寸的縮小,晶圓尺寸變大,單位晶圓面積上的晶粒數增加,這樣製造製程所用到的光罩的複雜程度就急劇上升[6]。現代高精度的光罩技術十分昂貴。

相關條目

參考文獻

  1. ^ Glossary Definition for VLSI. MAXIM. [2012-04-28]. (原始內容存檔於2012-08-20). 
  2. ^ 2.0 2.1 The Tyranny of Numbers. Nobelprize.org. [21 Apr 2012]. (原始內容存檔於2018-07-02). 
  3. ^ Developments in VLSI (PDF). Auburn University. [21 April 2012]. (原始內容 (PDF)存檔於2013-10-08). 
  4. ^ 鄧元慶、關宇、賈鵬、石會. 数字设计基础与应用. 北京: 清華大學出版社. : 2. ISBN 978-7-302-21406-9 (中文(中國大陸)). 
  5. ^ Neil Weste, David Harris. CMOS VLSI Design: A Circuits and Systems Perspective (4th Edition). Addison-Wesley. : 194-200. ISBN 978-0321547743. 
  6. ^ 6.0 6.1 Michael Quirk, Julian Serda. 半导体制造技术(原书名:Semiconductor Manufacturing Technology). 電子工業出版社. 2005. ISBN 7-5053-9493-2. 

外部連結