或門
| 基本邏輯閘 | |
| 緩衝 | 非 |
| 與 | 與非 |
| 或 | 或非 |
| 異或 | 同或 |
| 蘊含 | 蘊含非 |
| 輸入 A B |
輸出 A OR B | |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
或門（英語：OR gate）是數碼邏輯中實現邏輯或的邏輯門，功能見右側真值表。只要兩個輸入中至少有一個為高電平（1），則輸出為高電平（1）；若兩個輸入均為低電平（0），輸出才為低電平（0）。換句話說，或門的功能是得到兩個二進制數的最大值，而與門的功能是得到兩個二進制數的最小值。
概述
下列包括邏輯門的3種符號：形狀特徵型符號（ANSI/IEEE Std 91-1984）、IEC矩形國標符號（IEC 60617-12）和不再使用的DIN符號（DIN 40700）。其他的邏輯門符號見邏輯門符號表。
| 表達式 | 符號 | 功能表 | 繼電器邏輯 | |||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ANSI/IEEE Std 91-1984 | IEC 60617-12 | DIN 40700 | ||||||||||||||||||
 |
 |
 |
|
| ||||||||||||||||
2個輸入以上的或門
輸入個數最少的或門是2輸入或門（OR2），但除此之外還有多個輸入的與非門。確定或門需要的輸入個數後，多輸入或門就可用若干個2輸入或門實現。下列圖示展示了幾種不同的設計方法，注意在設計時要注意訊號的傳播延遲問題以及需要的邏輯門數目，以選擇最適宜的設計方案。
如果我們需要的輸入個數小於多輸入或門的輸入個數，就要將不需要的輸入接低電平（0，接地）。
-
OR4，由OR2實現，較為經濟的方案 -
OR4，由OR2實現，不適宜的方案 -
OR3減少輸入實現的OR2 -
OR3
硬件描述和引腳分配
或門是基本的邏輯門，因此常用於TTL和CMOS集成電路邏輯系列。標準4000系列CMOS集成電路是4071，包含四個獨立的2輸入或門，而傳統的TTL版本是7432。原始的7432或門有很多衍生版本的元件，這些元件都有相同的引腳分配，但內部結構是不同的，這使這些元件能在不同的電壓範圍以及更快的速度下進行運算。除標準2輸入或門外，還有3輸入和4輸入或門。在CMOS系列中，型號有：
- 4075：三3輸入或門
- 4072：雙4輸入或門
- 4071：四2輸入或門
TTL變體包括：
- 74LS32：四2輸入或門（小功率蕭特基版本)
- 74HC32：四2輸入或門 （高速CMOS版本） ，電流消耗低/電壓範圍大
- 74LVC32：上述晶片的低電壓CMOS版本
硬件描述語言
module(a,b,c); input a,b; output c; c = a or b; end module;
實現
 |
 |
 |
 |
備選方案
如果沒有專門的或門，可以用與非門實現或門，方法是將兩個輸入接在一起的與非門作為另外一個與非門的兩個輸入，即可實現或門。任何邏輯門都可以用與非門的組合實現。
線或
在集極開路門的邏輯輸出為低電平有效時，或功能可以通過將數個輸出接在一起來實現，這種佈置稱為「線或」，這時OC門的輸出就如很多電路中的控制訊號。或功能的實現尤其常用於僅為N或P型的電晶體集成電路的加工。
