或非門

基本邏輯閘
緩衝	非
與	與非
或	或非
異或	同或
蘊含	蘊含非

輸入 A   B		輸出 A NOR B
0	0	1
0	1	0
1	0	0
1	1	0

或非門全加器

或非門（英語：NOR gate）是數碼邏輯中實現邏輯或非的邏輯門，功能見右側真值表。若輸入均為低電平（0），則輸出為高電平（1）；若輸入中至少有一個為高電平（1），則輸出為低電平（0）。或非是邏輯或加邏輯非得到的結果。或非是一種具有函數完備性的運算，因此其他任何邏輯函數都能用或非門實現。相比之下，邏輯或運算器是一種單調的運算器，其只能將低電平變為高電平，但不能將高電平變為低電平。

在絕大多數但不是所有的電路設計中，邏輯非的功能本身就包含在結構中，如CMOS和TTL等。在這樣的邏輯系列中，要實現或門，唯一的方法是用2個或更多的邏輯門來實現，如一個或非門加一個反相器，但一個重要的例外是多米諾邏輯，因為其結構中本身就沒有反相邏輯。

概述

下列包括邏輯門的3種符號：形狀特徵型符號（ANSI/IEEE Std 91-1984）、IEC矩形國標符號（IEC 60617-12）和不再使用的DIN符號（DIN 40700）。其他的邏輯門符號見邏輯門符號表。

表達式	符號			功能表	繼電器邏輯
	ANSI/IEEE Std 91-1984	IEC 60617-12	DIN 40700
$Y={\overline {A+B}}$ $Y={\overline {A\vee B}}$ $Y=A{\overline {\vee }}B$				A B $Y=A+B\,$ $Y={\overline {A+B}}$ 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1 0

硬件描述和引腳分配

或非門是基本的門電路，因此常用於電晶體－電晶體邏輯（TTL）和CMOS集成電路。標準4000系列CMOS集成電路是4001，包含四個2輸入或非門。引腳分配如下：

4001四或非門DIP封裝集成電路的引腳分配圖

輸入A1 輸入B1 輸出Q1 輸出Q2 輸入B2 輸入A2 VSS 輸入A3 輸入B3 輸出Q3 輸出Q4 輸入B4 輸入A4 VDD

可用型號

大多數半導體製造商都生產這種元件，如快捷半導體公司、飛利浦、德州儀器，封裝方式分為直插DIP封裝和SOIC封裝兩種。元件的數據表可在大多數元件數據庫查詢到。

常用的CMOS和TTL邏輯系列中，也有8輸入或非門：

• CMOS
  • 4001：四2輸入或非門
  • 4025：三3輸入或非門
  • 4002：雙4輸入或非門
  • 4078：單8輸入或非門
• TTL
  • 7402：四2輸入或非門
  • 7427：三3輸入或非門
  • 7425：雙4輸入或非門（有閘門，已不再使用）
  • 74260：雙5輸入或非門
  • 744078：單8輸入或非門

或非門在老式的RTL和ECL系列中很高效，使用非常普遍。

實現

CMOS或非門的集成電路版圖

上圖展示了使用NMOS線路的2輸入或非門的構造。如果輸入都是高電平，對應的NMOS就會接通，輸出會被拉到低電平；反之輸出會通過上拉電阻被拉到高電平。下圖展示了使用CMOS技術的2輸入或非門。輸出端的二極體和電阻用來保護CMOS元件，以防其受到靜電放電（ESD）的損害，從而在電路的邏輯功能中發揮不了作用。

無緩衝CMOS 2輸入或非門

備選方案

與非門構建的或非門

或非門構建的與非門

如果沒有專門的或非門，可以用與非門實現或非門，方法是將兩個輸入接在一起的與非門作為另外一個與非門的兩個輸入，然後在後者的輸出接一個輸入接在一起的與非門，即可實現或非門。任何邏輯門都可以用與非門的組合或或非門的組合實現。

或非邏輯

主條目：或非邏輯

與非門實現的或非門邏輯函數如下：

$x{\overline {\lor }}y=\left[\left(x{\overline {\land }}x\right){\overline {\land }}\left(y{\overline {\land }}y\right)\right]{\overline {\land }}\left[\left(x{\overline {\land }}x\right){\overline {\land }}\left(y{\overline {\land }}y\right)\right]$

或非門具有函數完備性，和與非門一樣可以僅用其實現其他所有的邏輯功能。

NOT（非）	${\overline {x}}$	$\equiv$	$x{\overline {\lor }}x$
AND（與）	$x\land y$	$\equiv$	$\left(x{\overline {\lor }}x\right){\overline {\lor }}\left(y{\overline {\lor }}y\right)$
NAND（與非）	$x{\overline {\land }}y$	$\equiv$	$\left[\left(x{\overline {\lor }}x\right){\overline {\lor }}\left(y{\overline {\lor }}y\right)\right]{\overline {\lor }}\left[\left(x{\overline {\lor }}x\right){\overline {\lor }}\left(y{\overline {\lor }}y\right)\right]$
OR（或）	$x\lor y$	$\equiv$	$\left(x{\overline {\lor }}y\right){\overline {\lor }}\left(x{\overline {\lor }}y\right)$
NOR（或非）	$x{\overline {\lor }}y$	$\equiv$	$x{\overline {\lor }}y$
XOR（異或）	$x{\underline {\lor }}y$	$\equiv$	$\left(x{\overline {\lor }}y\right){\overline {\lor }}\left[\left(x{\overline {\lor }}x\right){\overline {\lor }}\left(y{\overline {\lor }}y\right)\right]$
XNOR（同或）	$x{\overline {\underline {\lor }}}y$	$\equiv$	$\left[\left(x{\overline {\lor }}y\right){\overline {\lor }}x\right]{\overline {\lor }}\left[\left(x{\overline {\lor }}y\right){\overline {\lor }}y\right]$
蘊涵	$x\rightarrow y$	$\equiv$	$\left[\left(x{\overline {\lor }}x\right){\overline {\lor }}y\right]{\overline {\lor }}\left[\left(x{\overline {\lor }}x\right){\overline {\lor }}y\right]$
	$x\leftarrow y$	$\equiv$	$\left[x{\overline {\lor }}\left(y{\overline {\lor }}y\right)\right]{\overline {\lor }}\left[x{\overline {\lor }}\left(y{\overline {\lor }}y\right)\right]$
等價	$x\leftrightarrow y$	$\equiv$	$\left[\left(x{\overline {\lor }}y\right){\overline {\lor }}x\right]{\overline {\lor }}\left[\left(x{\overline {\lor }}y\right){\overline {\lor }}y\right]$
重言式	${\mathsf {T}}$	$\equiv$	$\left[\left(x{\overline {\lor }}x\right){\overline {\lor }}x\right]{\overline {\lor }}\left[\left(x{\overline {\lor }}x\right){\overline {\lor }}x\right]$
矛盾式	$\perp$	$\equiv$	$\left(x{\overline {\lor }}x\right){\overline {\lor }}x$